Optimice los flujos de trabajo de dise?o de los chips y la duraci¨®n de los ciclos de ¡°tape-out¡±
Reduzca a la mitad los tiempos de finalizaci¨®n del trabajo, recorte los costes operativos y acelere los plazos de lanzamiento. É«¿Ø´«Ã½ permite el borrado y el reciclado r¨¢pidos de los conjuntos de datos temporales durante la fase de ¡°tape-out¡± y acelera el dise?o al mantener los datos de dise?o de los chips en un almacenamiento all-flash compartido.